[이투데이-산교타임즈 특약] 38-① 얇아지는 스마트폰… WLP 전성기 온다

대형화 프로세스 도입이 관건

웨이퍼 레벨 패키지(Wafer Level Package, WLP)를 채용하는 사례가 급증하고 있다. 최근에 나오는 스마트폰에는 핀 수가 다양하게 로직 IC에 적용되고 있다. 기기들이 갈수록 가볍고 얇고 작아지면서 앞으로도 수요가 확대될 것으로 기대되지만 메모리나 중앙처리장치(CPU) 등 주요 초다핀 디바이스에 본격 적용하기에는 제조비용이나 기술 면에서 큰 벽이 가로막고 있다. 따라서 모든 디바이스에 대응할 수 있는 WLP를 본격적으로 보급하기 위해서는 과제가 만만치 않을 것으로 보인다.

애플의 ‘iPhone5’에는 디스크리트 제품이나 표면탄성파(SAW) 필터 등의 전자부품을 포함해 50여개의 WLP가 탑재되는 등 채용 사례가 부쩍 늘어나고 있다. 주된 칩세트에서는 애플리케이션 프로세서(AP)와 모뎀 IC을 제외하고 무선고주파집적회로(RFIC), 전원 IC, 와이파이칩, 오디오 코덱 등이 기존 쿼드 플랫 노-리드(QFN) 패키지나 FCBGA(Flip Chip Ball Grid Array)패키지에서 WLP로 대체되고 있다. 이는 스마트폰 단말기의 소형화·슬림화가 한번에 가속화했기 때문에 무리해서라도 WLP로 전환할 수밖에 없었다는 게 전문가들의 시각이다.

실제로 WLP를 채용하는 사례는 꾸준히 증가하고 있다. 기존에는 레귤레이터 등의 소형 핀에만 대응했으나 터치패널 콘트롤러 IC 등 200핀대의 로직 IC에도 적용되는 등 확대하는 추세다. 또한 미세전자제어기술(MEMS) 기기 및 SAW 필터 등 전자부품으로도 확대하고 있으며, 소형·고성능화에 대한 요구가 커지면서 앞으로도 수요는 늘어날 전망이다.

일본 전자정보기술산업협회(JEITA)의 전자실장기술위원회가 최근 마련한 ‘2013년도판 일본실장기술로드맵’에 따르면 WLP의 적용 범위는 순식간에 확대할 것이다. 기존의 소형 핀 및 소면적 온 칩에 대한 응용범위에서는 현재 팬아웃(FO) 타입과 좁은 피치, 마이크로 납볼의 등장으로 로직칩의 면적이 8mm 각(60~70㎡)을 중심으로 적용 사례가 늘고 있다. 앞으로는 9mm 각과 10mm 각 등 면적이 더 큰 로직칩에 대한 적용도 가능해질 것으로 보인다.

마이크로 범프와 0.3mm 좁은 피치화의 양산기술이 확립되면 이론상, 500~1000핀 레벨의 초다핀 로직에서도 WLP화가 가능해진다.

그러나 여기에는 과제가 적지 않다. 스마트폰 등의 해석을 담당하는 한 실장 엔지니어는 “반도체 쪽은 문제가 없지만 그것을 메인 기판으로 실장하는 기술이 따라오질 못한다”고 지적했다. 대형 전자제품 전문 생산기업(EMS)에는 아직 0.3mm의 좁은 피치에 안정적으로 실장할 수 있는 기술이 없다는 것이다. 전문가들은 초다핀 로직 등에 본격적으로 보급하기에는 이같은 제조 인프라가 미흡해 시간이 더 걸릴 것이라고 예상했다.

비용 부담도 문제다. 제조수율이 높은 소형 핀의 디바이스는 그런대로 문제가 없지만 고가의 다핀 로직의 수율에 따라서는 비용이 높아질 가능성이 있기 때문이다.

일각에서는 이미 비용을 줄이기 위한 움직임도 나오고 있다. 양품 칩만 별도의 300mm각 사이즈 기판으로 옮겨 제조비용을 낮추는 방식을 채용하고 있다. 현행 300mm 웨이퍼보다는 300mm각으로 함으로써 생산량을 30% 정도 늘릴 수 있다. 이는 무엇보다 양품 칩만 일괄 처리할 수 있기 때문에 생산 효율을 비약적으로 높일 수 있다는 평가다.

또한 500X600mm의 대판화 프로세스 도입도 해외 디바이스 제조업체를 중심으로 검토 중이며, 이들은 콤프레션 몰드 장치 메이커 등과 제휴해 개발을 진행하고 있다. 이것은 300mm각 사이즈보다 난이도가 한층 높아진다. 이 때문에 재배선층의 형성장치와 새로운 봉지수지 개발에 속도를 낼 필요가 있다. 그러나 이들 움직임이 성공하면 WLP의 제조비용은 한번에 낮아질 것이다. 우선은 워크 사이즈의 대판화에 의한 비용 저감의 성과를 판별하는 것이 급선무다.

한편 납볼을 위주로 한 현행 WLP는 신뢰성이 문제시되고 있다. 스마트폰 등 고급 로직에 적용하려면 칩 발열과 충격에 약한 현재의 납볼 주체의 WLP로는 어려움이 있다는 것이다. 여기서 결정적인 요인은 Cu 포스트+수지봉지를 WLP에 채용하는 것이다.

EMS 업계의 제조 인프라 때문에 스마트폰용 제품의 양산이 한번에 진행되지는 않겠으나 고가의 서버용도와 신뢰성이 요구되는 분야를 돌파구로, 같은 타입의 WLP 보급이 서서히 시작될 것으로 보인다.

Cu 포스트+수지봉지에 의한 WLP는 배선길이가 짧고 내충격성과 열팽창계수도 완화할 수 있다고 하여 초다핀과 파워IC에는 이상적인 패키지 형태로 손꼽힌다. 2차 실장 측의 비용이 대폭 줄면 WLP의 전 디바이스에 대한 적용도 확실해질 것이다.

☞웨이퍼 레벨 패키지(Wafer Level Package, WLP)

웨이퍼 가공 후 칩을 하나씩 잘라내 패키징하던 기존 방식과 달리 웨이퍼 상태에서 한번에 패키지 공정 및 테스트를 진행한 후 칩을 절단해 완제품을 만들어내는 기술이다. 이 기술을 적용하면 패키지 생산원가를 기존의 20%가량 절감할 수 있다.

☞팬아웃(Fan Out)

전자회로에서 한 게이트의 출력을 다른 곳으로 배분해 연결한 출력선의 수를 말한다.

※산교타임즈 기사는 이투데이와의 제휴 협약에 의해 게재한 것으로 무단 복제·배포를 금합니다.